تلفن : 02177221223 - 02177223107
ایمیل : info@revsa.ir
ساعت کاری : شنبه الی چهارشنبه (8 تا 17)

دوره پیشرفته طراحی با FPGA

Submitted by admin on دوشنبه, 03/24/1400 - 14:59

معرفی دوره: 

پیاده سازی طرح­ ها به صورت دیجیتال بر روی FPGA با روش­ های مختلفی قابل پیاده ­سازی است. روش ­های متفاوت عمدتا می­تواند پیاده­ سازی را از لحاظ مصرف توان، مصرف منابع و یا سرعت بهینه کند. برخی کاربردها که محدود به مقدار توان مصرفی و یا ظرفیت منابع FPGA نیستند و یا اینکه سرعت بالایی نیاز ندارند، بدون در نظر گرفتن ملاحظات زیادی قابل پیاده­ سازی هستند و مباحثی که در دوره کاربردی عنوان می­شود کفایت میکند.

برخی از کاربردها نیاز به سرعت بالا و بعد از آن نیاز به مصرف توان کم و مصرف منابع کمتری دارند.با فرض اینکه یک پیاده­ سازی درست کار کند، مسئله مهم­تر و اساسی­ تر، میزان قابلیت اطمینان یک پیاده­ سازی است و اینکه عملکرد آن به چه میزانی وابسته به تغییرات شرایط است. مثلا اگر پارامترهایی مثل دمای محیط، ولتاژ تغذیه و امثال آن تغییر کند، پیاده ­سازی صورت گرفته چقدر در مقابل این تغییرات مقاوم است؟ همچنین در ارتباط داده با تراشه­ هایی مثل ADC, DAC و یا اینترفیس­ های پرسرعت USB, LAN, PCIe و امثال آن، چگونه میتوان تضمین کرد که ارتباط داده قابلیت اطمینان بالایی دارد؟ و یا اینکه اساسا چه پارامترهایی بر روی قابلیت اطمینان یک پیاده­ سازی تاثیر دارند؟ برای جواب دادن به این قبیل سوالات نیاز داریم که پیاده­ سازی را با دقت تحلیل کرده و گزارش کاملی از مشخصات طرح پیاده ­سازی شده داشته باشیم و لااقل بتوانیم به مشتری بگوییم که این طراحی تا کجا می­تواند کار کند و کجاها نمیتواند کار کند و مشتری از مزایا و معایب طرح مطلع باشد نه فقط از مزایای آن. در حقیقت باید بتوان روی محصول مشخصه گذاشت و معایب را نپوشانیم. کاری که جوامع پیشرفته به آن مقید هستند و شاید یکی از رموز پیشرفت و داشتن تکنولوژی­ های برتر این جوامع همین باشد. یقینا در جوامعی که افراد عیوب طراحی را می­ پوشانند و فقط میخواهند کار را تحویل دهند ولو اینکه مشخصه­ های ارائه شده واقعی نباشد، پیشرفتی حاصل نخواهد شد
این دوره برای آن دسته از افرادی تدوین شده است که می­خواهند یک طراحی با قابلیت اطمینان بالا داشته باشند و با موضوعاتی درگیر هستند که در درجه اول نیاز به سرعت بالا و بعد از آن نیاز به مصرف توان کم و مصرف منابع محدود دارند و همچنین میخواهند بدانند که آیا طرح پیاده ­سازی شده می­تواند به درستی کار کند یا خیر. و اگر به درستی کار نکند چه کارهایی باید انجام داد. ابزارهای طراحی این قابلیت را دارند که محدودیت­های طراحی را به آنها اعمال کنیم تا براساس خواسته ما طراحی را پیاده­ سازی کنند و چنانچه خواسته ما برآورده نشد از تکنیک های مختلف استفاده کنیم که برخی از این تکنیک­ها را باید در کدنویسی رعایت کنیم و برخی نیز مربوط به تنظیمات ابزار پیاده­ سازی و اعمال محدودیت­ ها به شکل درست است. در این دوره سعی شده است که این مسائل پوشش داده شود و تجربیات ارزشمندی منتقل شود. به امید اینکه گامی هر چند کوچک در این راه برداشته شود. افرادی که در دوره کاربردی حضور داشته ­اند و با روش ارائه مطالب آشنا هستند نیازی به پیش­ نیاز ندارند. همچنین افرادی که در دوره کاربردی حضور نداشته ­اند ولی قبلا تجربه کار با FPGA را داشته ­اند سعی کنند که مروری بر مباحث دوره کاربردی داشته باشند تا این دوره بازدهی مناسب برای آنان داشته باشد و سریعتر با کلاس همگام شوند. به امید موفقیت روزافزون برای شما.

 

سرفصل دوره:

  • مروری بر مباحث مهم FPGA و نرم افزارهای مرتبط
  • چالش ­های طراحی اصولی و نیاز به کنترل دقیق مراحل طراحی
  • مفاهیم اساسی Timing و پارامترهای آن
  • اهمیت Timing Constraints در طراحی
  • نحوه اعمال Timing Constraints به پروژه
  • نحوه استخراج پارامترهای تایمینگ از دیتاشیت قطعات
  • کار با Constraint Editor و اعمال قیدهای طراحی به پروژه با استفاده از نرم افزار 
  • کار با Timing Analyzer و بررسی برآورده شدن نیازهای تایمینگ
  • روش های بهینه سازی تایمینگ در طراحی­ های سرعت بالا
  • تکنیک­ های کدنویسی برای بهینه سازی طرح از لحاظ سرعت، مصرف توان و مصرف منابع
  • مفاهیم اساسی Placement و منابع داخلی FPGA
  • نحوه اعمال Placement Constraints به پروژه
  • استفاده از Relative Location Constraints برای جانمایی دو بلوک نسبت به هم
  • اعمال قیود جانمایی با نرم­افزار PlanAhead برای طراحی­ های High Performance و آنالیز آن
  • تنظیمات پیشرفته برای سنتز و پیاده­ سازی و مفاهیم آن
  • پیاده­ سازی هوشمند و اتوماتیک با استفاده از SmartXplorer برای برآوردن نیازهای طراحی
  • مانیتور کردن سیگنال ها و کنترل برنامه به صورت حرفه ­ای برای عیب یابی با نرم ­افزار ChipScope Pro
  • مشاهده مسیریابی اتوماتیک نرم ­افزار و مسیریابی در FPGA Editor به صورت دستی برای سیگنالهای حساس
  • تخمین مقدار توان مورد نیاز برای طراحی تغذیه و آنالیز گزارش­ های XPower Analyzer

 

مدت دوره : 28 ساعت ( 6 جلسه 4:30 ساعته )

پیش نیاز : آشنایی با FPGA شرکت XILINX ، نرم افزار ISE و تسلط بر مباحث دوره کاربردی

محل برگزاری دوره : در محل شرکت

وضعیت دوره : فعلا برگزار نمی گردد